Сложные цифровые схемы

Содержание главы:

До этого уже говорилось, что с помощью базовых логических схем, таких, как И, ИЛИ, НЕ, можно реализовать самые сложные логические функции. Семейство сложных цифровых микросхем развивалось в течение многих лет, при этом число элементов, размещенных на одном кристалле, т. е. степень интеграции, постоянно увеличивалось. Процесс увеличения степени интеграции основан на постоянном усовершенствовании технологии ИС. Известно, что многие сложные схемы, такие, как селекторы, кодеры, декодеры и т. д., входят в состав почти каждого цифрового устройства. Очевидно, что изготовители ИС стали заниматься интеграцией этих цифровых схем, потому что на них имеется значительный спрос. С течением времени началась интеграция схем с очень сложной структурой, что было вызвано постоянно возрастающим интересом к решению проблем автоматизации при помощи средств цифровой электроники. Очевидно, что если эти ИС применяются редко, то их разработка и массовое производство будут невыгодны с экономической точки зрения. В этой главе представлен небольшой обзор сложных логических схем, выпускаемых в ТТЛ-исполнении. К сложным схемам относятся селектор или мультиплексор, декодер и демультиплексор, преобразователь кода и схема сравнения (компаратор). Необходимо отметить, что некоторые из этих схем имеют одинаковую структуру, однако в зависимости от области применения называются по-разному. Пример: преобразователь кода, который преобразует BCD-код в десятичный код "1 из 10", является одновременно декодером. Преобразователь из двоичного кода в десятичный можно реализовать с помощью демультиплексора. Группируя эти функции, можно упростить анализ указанных выше схем, что, несомненно, является положительным фактором. Как известно, цифровые элементы обеспечивают требуемые связи между входными и выходными логическими переменными. При этом число переменных может сильно отличаться от схемы к схеме. С другой стороны, каждая сложная логическая схема может обработать только определенное число входных переменных. Поэтому при реализации таких схем обычно предусмотрена возможность подключения дополнительных микросхем, обеспечивающих обработку большего числа (входных) переменных.

Селекторы-мультиплексоры. Селекторы (схемы выбора) данных, или мультиплексоры, используются для осуществления связи приемного устройства с различными источниками данных. Определенный канал (источник данных) выбирается путем подачи на адресные входы-схемы двоичного числа (адреса), которое указывает, какой именно канал должен быть выбран. В большинстве случаев та-кая схема снабжается дополнительным стробирующим входом, который разрешает передачу данных в тот момент времени, когда происходит выборка. Механическим аналогом мультиплексора (селектора) является многопозиционный переключатель, который представлен на рис. 1. Ось переключателя устанавливается в требуемую позицию с помощью ручки. Такие переключатели применялись ранее в радиоприемниках для перехода с одного волнового диапазона на другой. В настоящее время такой переход осуществлялся в видео- и радиоаппаратуре посредством нажатия клавиш, управляющих работой соответствующих исполнительных электронных схем.


Рисунок 1. Многопозиционный переключатель.

Рассмотрим работу схемы мультиплексора более подробно (рис, 2, а). Мультиплексор состоит из четырех схем И, выходы которых связаны со схемой ИЛИ. На один из входов схем И поступают данные (вход данных). Два других входа используются для выборки. Определенный канал будет выбран после того, как на оба селектирующих входа поступят сигналы с высоким уровнем потенциала И. При этом с выхода схемы будут сниматься данные, поступающие на соответствующий вход.


Рисунок 2.   а.  мультиплексор (схема выборки)   б.   обозначение.

S1 S2 Выход
L L d0
L H d1
H L d2
H H d3

Таблица истинности мультиплексора "1 из 4".

Если на d-вход поступает напряжение высокого уровня (H-уровня), то в процессе выборки на трех входах будет напряжение H-уровня и на выходе также появится H-сигнал. Если на d-вход поступает напряжение низкого уровня (L-уровня), то на выходе он также будет воспроизведен в виде напряжения L-уровня. Как следует из таблицы истинности, уже одного L-сигнала на входах достаточно, чтобы на выходе также появился L-сигнал (рис. 2, б). Как видно из этой таблицы, с помощью двух селектирующих (адресных) входов S1, S0 можно выбрать один из четырех входов данных. Чтобы при поступлении на адресные входы каждой из четырех возможных комбинаций двоичных чисел (00, 01, 10, 11) можно было выбрать требуемый d-вход, необходимы дополнительные инверторы. Какой именно d-вход будет выбран при данной двоичной комбинации, зависит от конкретной схемы монтажа (рис. 2, а). Требуемый вход данных выбирается путем подачи H-уровня на два других входа соответствующей схемы И. На ее выходе появится сигнал L- или H-уровня в зависимости от логического уровня сигналов на входе данных. При этом на выходе других схем И будет сохраняться напряжение L-уровия. В ре-зультате схема ИЛИ будет повторять выходной сигнал выбран-ной схемы И. Если этот сигнал имеет H-уровень, то на выходе схемы ИЛИ появится также сигнал H-уровня. Если на выходе выбранной схемы И появится L-сигнал, то на выходе схемы ИЛИ также появится L-сигнал. Оба этих случая соответству-ют функциональной таблице схемы ИЛИ. Символическое обозначение мультиплексора показано на рис. 2, б. Входы данных имеют И-зависимость от G1 и G2. Вход d0 будет выбран в том случае, если мы имеем S0(L) и S1(L), т. е. (1,2); вход d1 - если S0(H) и S1(L), т. е. (1,2); вход d2-если S0(L) и S1(H), т. е. (1,2); и, наконец, вход d3-если S0(H) и S1(H), т. е. (1,2). Можно увеличить число выбираемых каналов в этой схеме, используя схемы И с большим числом входов. При этом обычно получают вариант мультиплексора не выше, чем "1 из 8", т. е. используют то число входов, которое в большинстве применений оказывается вполне достаточным. В ЭВМ большое число мультиплексоров применяется для того, чтобы связать различные регистры между собой и со счетно-решающим устройством для последующего обмена данными. Здесь разрядность выбираемых чисел обычно составля-ет 1-2 байт, т. е. мультиплексор должен одновременно пропу-скать 8 или 16 бит. Мультиплексор (селектор данных) так же применяется для преобразования параллельного набора битов в последовательный. Подавая параллельный набор битов на входы данных и управляя адресными входами с помощью двоичного счетчика, мы можем сформировать на выходе требуемый последовательный набор битов.

Содержание.

Преобразователи кода. Семейство преобразователей кода состоит из ряда схем, выполняющих сложные логические функции, которые имеют различные области применения и разные названия. Преобразователи кода решают задачу преобразования одного кода в другой. В частности, нам известны преобразователи из BCD-кода в десятичный код, из кода с избытком 3 в десятичный код, из кода Грея в десятичный код и обратно. Преобразователь из двоичного кода в десятичный известен в цифровой технике под наименованием декодирующей схемы или, сокращенно, декодера. Преобразователь из десятичного кода в двоичный обычно называется кодирующей схемой или кодером. Отсюда следует, что кодеры и декодеры имеют тесную связь с преобразованием. Например, в случае 7-сегментного декодера двоичное число, поступающее на вход, преобразуется в последовательность сигналов для управления 7-сегментными индикаторами на основе светодиодов или жидкокристаллических индикаторов. Более сложным элементом, который имеет близкое сходство с двоично-десятичным декодером, является распределительная схема, или демультиплексор, т. е. элемент, который распределяет по различным каналам данные, поступающие из какого-то одного источника. Эта схема решает задачу, противоположную той, которую выполняет мультиплексор (селектор). Демультиплексор представляет собой декодирующую схему с дополнительным входом, который называется разрешающим и позволяет использовать несколько декодирующих схем в каскадном включении.

Содержание.

Преобразователь из BCD-кода в десятичный (декодер).. На рис. 3, а показана декодирующая схема SN74LS42. Она состоит из 10 схем И-НЕ, которые управляются по входам как неинвертированными, так и инвертированными сигналами А, В, С и D.
Рисунок 3.   >>

Рисунок 3.   Декодирующая схема типа 7442 (74LS42) для преобразования из BCD-кода в десятичный.


Рисунок 4.   Символическое обозначение преобразователя декодера.

На выходе схемы И-НЕ устанавливается низкий L-уровень только при наличии на входах схемы определенной комбинации двоичных сигналов. Возьмем в качестве примера схему И-НЕ с выходным сигналом, обозначенным 0. На этом выходе установится L-ypoвень, когда на все входы поступят H-сигналы, т. е. при подаче двоичного кода DCBA-0000, так как на входы схемы подаются переменные DCBA. При этом на выходах других схем И-НЕ сохраняется высокий потенциал (H-уровень). Если мы подадим на вход преобразователя двоичную комбинацию DCBA-0110, то на всех входах схемы И-НЕ с выходом "6" появятся H-сигналы, так как на эти входы подаются сигналы DCBA. Оба нуля в исходной комбинации DCBA преобразуются в единицы на входах схемы И-НЕ, так что все четыре входных сигнала действительно будут иметь H-уровень. Декодеры и селекторы широко применяются для управления различными вариантами устройств памяти как ОЗУ, так и ПЗУ.

Содержание.

Демультиплексор. Демультиплексор со стробирующим входом представлен на рисунке 5. Эта схема имеет в своем составе комбинированный вход "данные/строб". Вход G1 запускается H-сигналом, входы G2A и G2B - L-сигналами. Если присоединяем G1 к источнику данных и обеспечиваем состояния G2A(L) и G2B(L), то схема работает как распределительное устройство (демультиплексор). Символическое обозначение схемы показано на рисунке 6 б. На рис. 6 а. эта схема представлена в виде декодера, а на рис. 6 б. - в виде демультиплексора.

Рисунок 5.   >>

Рисунок 5.   Декодер (демультиплексор) типа 74LS138.


Рисунок 6.   Символическое обозначение схемы используемой в качестве декодера а. или демультиплексора б.&nbsp.

Декодирующий вариант (X/Y) показывает, что рассматрваемое преобразование имеет И-зависимоть от входов 4, 5 и 6, а представление в виде демультиплексора (DX) показывает, что выходы имеют ИЛИ-зависимость от селекторных (адресных) входов 1, 2 и 3. Вход Данных 6 имеет И-зависимость от входов 4 и 5. Демультиплесор часто применяется для последовательной передачи информации через одни и те же выводы микросхемы к различным ее узлам, что позволяет ограничивать используемое число выводов.

Содержание.

Преобразователь из BCD-кода в двоичный. Среди ТТЛ-схем имеются также преобразователи из BCD-кода в двоичный код и наоборот, к ним относятся схемы SN74185 и SN74184, соответственно. Преобразование кода осуществляет ПЗУ, размещенное на кристалле и запрограммированное соответствующим образом. Такие преобразователи можно применять в каскадном включении для работы с более длинными BCD-словами. При длине слова 2 X 4 бит BCD-код реализуется с помощью двух отдельных преобразователей указанного типа. Однако если длина слова будет больше, то число требуемых схем становится слишком большим. Например, для трех BCD-декад требуется 6 схем, а для шести BCD-декад - уже 28. Работа этих преобразователей в каскадном включении здесь рассматриваться не будет, так как на практике в подобных случаях обычно используют ПЗУ большого объема, которые могут работать с более длинными словами. В этой ситуации применение каскадного варианта неоправданно с экономической точки зрения, так как требует большого числа микросхем.

Содержание.

Кодеры. Одной из популярных цифровых схем является преобразователь из десятичного кода в двоичный код. Среди ТТЛ-микросхем, которые реализуют эту функцию, известна, например, ИС типа SN74LS148, блоксхема которой приведена на рис. 7.

Рисунок 7.   >>

Из анализа блок-схемы следует, что после активизации одного входа (L-сигналом) благодаря соответствующему монтажу включается набор схем И, которые обеспечивают на выходе двоичный эквивалент входной десятичной величины. Если, например, мы активизируем вход "5", то это приведет к активизации третьей схемы И на выходе А0 и второй схемы И на выходе А2. К схеме добавлена одна дополнительная схема И с выходом E0, который показывает, в каком состоянии находится вход данных или E1. Эта схема требуется для реализации каскадного варианта, который позволяет расширить число входных десятичных шин. Данная кодирующая схема относится к разряду приоритетных кодеров, т. е. в ней первым всегда декодируется вход с максимальной десятичной величиной. Свойство приоритетности обеспечивается с помощью дополнительных соединений входов схем И. Возникающие при этом дополнительные переменные на входах схем И исключают кодирование меньших десятичных величин, если случайным образом будет активизировано несколько входов. Кроме этого, декодер имеет еще один разрешающий вход Е1, с помощью которого можно запереть все схемы И. Вход E1 активизируется H-сигналом. Этот же вход используется также в том случае, когда мы переходим к каскадному варианту включения нескольких кодеров с целью обслуживания большего числа десятичных каналов. Символическое обеспечение приоритетного кодера показано на рис. 8.


Рисунок 8. Символическое обозначение кодера типа 74LS148.

Входы и выходы активизируются L-уровнем. Дополнительные символы в верхней части функционального блока показывают, что речь идет о преобразовании из десятичного кода в двоичный. Тот факт, что вход с максимальной десятичной величиной имеет приоритет, отмечен сокращенным обозначением HPR - Highest Priority (максимальный приоритет) в указателе функции. Выше в качестве примера применение кодера рассматривалось преобразование нажатия "десятичной" клавиши в двоичный код. Другой пример применения этой схемы связан с реализацией режима прерывания в ЭВМ. Если нам требуется осуществить связь внешних устройств с ЭВМ, то для этой цели активизируется соответствующая десятичная входная шина декодера. С помощью сигнала GS, который посылается в систему управления ЭВМ, Осуществляется попытка прерывания. Одновременно по выходным шинам декодера этой системе сообщается, какое именно переферийное устройсво посылает запрос на прерывание. ЭВМ реагирует на это ответным сообщением о получении запроса. Оно также посылает по внешним шинам сигналы, обеспечивающие дальнейшую обработку запросана прерывание. В результате система инициирует переход к подпрограмме, обеспечивающей совместную работу ЭВМ с соответствующим переферийным устройством.

Содержание.

Компаратор, или схема сравнения.

Простейшие компараторы формируют на выходе однобитовый сигнал равенства – “1” или неравенства - “0” двух чисел. Более сложные  компараторы в случае неравенства  определяют, которое из чисел больше. С помощью этой схемы сравнивается побитно два чисела (А и В) и вырабатываются выходные сигналы, соответствующие случаям А>В, A<В и A=B. В принципе схема сравнения представляет собой каскадную схему, состоящую из схем ИСКЛЮЧАЮЩЕЕ ИЛИ с инверсией (схем равнозначности). Одна такая схема сравнивает содержимое разрядов двух чисел. Проверив какие-либо два разряда, один из числа А, а другой - из В, происходит переход к следующей паре разрядов и так далее до тех пор, пока не получим конечный результат сравнения этих чисел. В составе ТТЛ-семейства имеется 4-разрядный компаратор типа 74LS85, при каскадном включении которого возможно увеличение длины сравниваемых слов (рис. 9).  Входы “>”, ”<”, ”=” и служат для наращивания разрядности схемы.


Рисунок 9.   >>

Анализируя состав этой схемы, можно заметить, что для сравнения двух 4-разрядных слов требуются четыре схемы равнозначности, расположенные на рисунке слева. На их выходах появится 1 в том случае, когда на все входы поступают пары одинаковых сигналов. Если все биты в двух словах одинаковы, то на "А=B"-выходе (в нижней части рисунка) появляется 1. Это возможно только тогда, когда все сигналы на входе схемы "И" равны 1. На рис. 10 показано, символическое обозначение компаратора


Рисунок 10. Символическое обозначение компаратора типа 74LS85.

При каскадировании выходы A>B, A=B и A<B схемы, сравнивающей младшие разряды, следует присоединить к одноименным входам последующего каскада. Этим способом с помощью двух таких компараторов можно сравнивать два восьмиразрядных слова.

Компараторы широко применяются в цифровой технике. Например при тестировании программ вычислений часто требуется останавливать компьютер на каком-либо адресе ЗУ для проведения контроля. Этот режим обеспечивается с помощью компаратора, который в процессе вычислений сравнивает биты обрабатываемых адресов с битами стоп-адреса. Таким образом постоянно сравниваются двоичные величины состояний, заданного адреса, с изменяющимися битами адресов программы вычислений. При совпадении (равенстве) всех битов из двух сравниваемых адресов появляется сигнал, который переводит ЭВМ в режим ожидания. Таким же образом можно войти в режим останова, сравнивая биты данных с содержанием заданного адреса.

задача 8.11 по теме Мультиплексоры.
Самоконтроль по теме
test