Устройства памяти

Содержание главы:


Постоянные запоминающие устройства (ПЗУ).. Программируемые постоянные запоминающие устройства делятся на однократно программируемые (например, биполярные ПЗУ с плавкими соединениями) и рассматриваемые здесь многократно электрически программируемые МОП ПЗУ. Это полевой транзистор с плавающим затвором и МДОП (металл - диэлектрик- оксид - полупроводник) транзистор. Обычно в качестве диэлектрика используют нитрид кремния.
Содержание.
Полевой транзистор с плавающим затвором. Конструкция и обозначение полевого транзистора с плавающим затвором представлены на рис.1

Рисунок 1. МОП транзистор с плавающим затвором.

   Это р-канальный нормально закрытый МОП прибор. Здесь же показаны вольтамперные характеристики транзистора в состоянии логических единицы и нуля (до и после записи информационного заряда). Плавающий затвор представляет собой область поликремния, окруженную со всех сторон диэлектриком, т.е. он электрически не связан с другими электродами и его потенциал "плавает". Обычно толщина нижнего диэлектрического слоя составляет десятки ангстрем. Это позволяет в сильном электрическом поле инжектировать электроны в плавающий затвор:
Положительное смещение на верхнем затворе (относительно полупроводниковой подложки) вызовет накопление электронов в плавающем затворе при условии, что утечка электронов через верхний диэлектрический слой мала. Величина заряда Q, накопленного за время t, а значит, и пороговое напряжение, определяется как где J(t)-величина инжекционного тока в момент времени t.

Рисунок 2.Инжекция горячих электронов в диэлектрик МДП-транзистора и другие процессы, проходящие при лавинном пробое подложки.

    Лавинный пробой подложки вблизи стока может приводить к неоднородной деградации транзистора и , как следствие, к ограничению по числу переключений элемента памяти.
    МДП-транзистор с плавающим затвором может быть использован в качестве элемента памяти со временем хранения, равным времени диэлектрической релаксации структуры, которое может быть очень велико и в основном определяется низкими токами утечки через барьер Si-SiO2e=3.2 эВ). Такой элемент памяти обеспечивает возможность непрерывного считывания без разрушения информации, причем запись и считывание могут быть выполнены в очень короткое время.
Содержание.

МНОП транзистор.. На рис.3 приведена конструкция МНОП-транзистора (металл - нитрид кремния - оксид кремния - полупроводник). Эффект памяти основан на изменении порогового напряжения транзистора при наличии захваченного в подзатворном диэлектрике положительного или отрицательного заряда, который хранится на глубоких (1.3-1.5 эВ) ловушках, в нитриде кремния вблизи границы SiO2 - Si3N4.

Рисунок 3.Конструкция МНОП-транзистора. 1 - металлический затвор; 2,3 - области истока и стока соответственно; 4 - подложка.
    Запись информационного заряда происходит также, как и в МОП транзисторе с плавающим затвором. Высокая эффективность захвата электронов (или дырок) связана с большим сечением захвата на ловушки (~10-13 см2 ) и большой их концентрации (~1019 см3).

Рисунок 4.Операция записи в МНОП-структуре (зонная диаграмма). Ток в окисле Jox - туннельный ток инжекции, ток JN - ток сквозной проводимости в нитриде.

В случае прямого туннелирования электронов в зону проводимости SiO2 сквозь треугольный барьер плотность тока определяется уравнением Фаулера-Нордгейма:

По мере накопления заряда поле на контакте уменьшается, что приводит к уменьшению скорости записи. Эффективность записи зависит также и от тока сквозной проводимости в нитриде. Стирание информации (возврат структуры в исходное состояние) может осуществляться
    В соответствии с ГОСТом такие ИМС имеют в своем названии литеры РФ и РР соответственно. Время хранения информации в МНОП транзисторе обусловлено термической эмиссией с глубоких ловушек и составляет порядка 10 лет в нормальных условиях. Основными факторами, влияющими на запись и хранение заряда, являются электрическое поле, температура и радиация. Количество электрических циклов "запись-стирание" обычно - не менее 105.

Содержание.

Оперативные запоминающие устройства (ОЗУ). Полупроводниковые ЗУ подразделяются на:
ЗУ с произвольной выборкой (ЗУПВ):
• оперативные статические запоминающие устройства (СОЗУ).
• динамические оперативные запоминающие устройства (ДОЗУ),
ЗУ с последовательным доступом:
• регистры сдвига.
• приборы с зарядовой связью (ПЗС).
    В основе большинства современных ОЗУ лежат комплиментарные МОП ИМС (КМОП), которые отличаются малой потребляемой мощностью. Это достигается применением пары МОП транзисторов с разным типом канала: n-МОП и p-МОП. Как видно на рисунке 5, в КМОП инверторе, как при низком, так и при высоком уровне сигнала на входе один из транзисторов закрыт. Поэтому потребление энергии происходит только при переключении "1"->"0" (и обратно).

Рисунок 5. КМОП инвертор.

    Чтобы реализовать на подложке n-типа не только p-канальный транзистор, но и n-канальный, последний изготавливается в так называемом "кармане", как показано на рис. 6.

Рисунок 6. КМОП инвертор.
   
Аналогично на четырех МОП транзисторах (2 n-МОП и 2 p-МОП, включенных параллельно и последовательно) можно построить и другие базовые логические элементы "И" и "ИЛИ" и соответственно на их основе строятся все другие более сложные логические схемы.

    Как известно, быстродействие МОП транзисторов в первую очередь ограничивается большой входной емкость затвор - исток (подложка). Уменьшение геометрических размеров приборов (площадь затвора и длина канала) при увеличении степени интеграции увеличивает граничную частоту.
Малое потребление энергии позволяет использовать КМОП ИМС с питанием от микро батареи как ПЗУ, где располагается часть операционной системы, которая осуществляет начальную загрузку всей системы (программа setup).

Содержание.

Статические ОЗУ. (СОЗУ). Элементарной ячейкой статического ОЗУ с произвольной выборкой является триггер на транзисторах Т14 (рис. 7) с ключами Т58 для доступа к шине данных. Причем Т12 - это нагрузки, а Т34 - нормально закрытые элементы.

Рисунок 7. Ячейка статического ОЗУ.

    Сопротивление элементов Т12 легко регулируется в процессе изготовления транзистора путем подгонки порогового напряжения при легировании поликремниевого затвора методом ионной имплантации. Количество транзисторов (6 или 8) на ячейку зависит от логической организации памяти микропроцессорной системы.

Содержание.

Динамические ОЗУ (ДОЗУ). В отличие от статических ЗУ, которые хранят информацию пока включено питание, в динамических ЗУ необходима постоянная регенерация информации, однако при этом для хранения одного бита в ДОЗУ нужны всего 1-2 транзистора и накопительный конденсатор (рис.8). Такие схемы более компактны.

Рисунок 8. Запоминающая ячейка динамического ОЗУ.


Рисунок 9. Конструкция ячейки ДОЗУ (см. рис.8 слева). Снизу представлен разрез схемы по линии А-А.
  
    Естественно, что в микросхеме динамического ОЗУ есть один или несколько тактовых генераторов и логическая схема для восстановления информационного заряда, стекающего с конденсатора. Это несколько "утяжеляет" конструкцию ИМС. Чаще всего и СОЗУ, и ДОЗУ выполнены в виде ЗУ с произвольной выборкой, которые имеют ряд преимуществ перед ЗУ с последовательным доступом.

Содержание.

ЗУ с произвольной выборкой..

На рис. 10 показано обозначение ЗУПВ и его внутренняя структура.
Рисунок 10. ОЗУ с произвольной выборкой. а) Слева - обозначение ОЗУ 16 X 4 бит. б) Справа - ОЗУ 64К X 1 (КР565РУ5)

Здесь  D1-Dn(справа DI) - информационные входы,
            Q1-Qn (справа DO)- выходы,
            A1-An - адресные входы,
            WE - запись/чтение,
            CS (Chip Select) - выбор кристалла,
            CAS (Column Address Strobe) и RAS (Row Address Strobe) - сигнал выборки столбца и строки соответственно.
             Подчеркнутые сигналы - инвертированные.
    Представленное здесь ЗУПВ - это ДОЗУ с организацией хранения информации 65536 бит на 1 разряд. Накопительная матрица с одно транзисторными запоминающими элементами имеет размер 512 x 128. Для уменьшения количества задействованных ножек у ИМС (16-входовый DIP корпус) применена мультипликация адреса, что видно на рисунке по наличию отдельных дешифраторов строк и столбцов. Устройство управления включает два генератора тактовых сигналов и генератор сигналов записи и обеспечивает 4 режима работы: записи, считывания, регенерации и мультипликации адреса. Время регенерации - 2 мс.
    Для сравнения на рис. 11 показана конструкция ППЗУ с УФ стиранием на МНОП-структурах с организацией представления информации 2К X 8 (16384 бита).

Рисунок 11 Микросхема ППЗУ (К573РФ5)

Содержание.

Микросхемы памяти в составе микропроцессорной системы..

Рисунок 12 Микросхемы ОЗУ (К573РУ9) и ППЗУ (К573РФ5) в составе микропроцессорной системы.

    На рисунке 12 представлено взаимодействие К573РФ2(5) и К573РУ9, имеющих одинаковую организацию 2Кx8, с системной магистралью. Микросхема - дешифратор К555ИД7 посредством сигнала CS (выбор кристалла) позволяет выбрать положение ИМС ЗУ в адресном пространстве. Для данного случая это адреса 0000h-07FFh для ПЗУ(ROM) и 0800h-0FFFh для ОЗУ(RAM). Аналогично можно проследить и взаимодействие ИМС

    Содержание.

test